⑲ 日本 国 特 許 庁 (JP)

10特許出頭公開

⑩ 公 開 特 許 公 報 (A)

昭63-300642

(i)Int Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)12月7日

H 04 J 3/07

6914-5K

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

スタツフ多重変換装置のジツタ抑圧方式

②特 願 昭62-136768

②出 願 昭62(1987)5月29日

切発 明 者 江 越

広 弥

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 井桁 貞一

朗 納 抱

1. 発明の名称

スタッフ多額変換装置のジッタ抑圧方式 2 特許請求の範囲

スタッフを施された統出しクロック (RCLK) から受信側における読出しクロック (RCLK) と同期の選続したクロックをフェーズ・ロックド・ループ (PLL) (10) で作り、

該PLL(10)の出力と低次群入力信号クロック(WCLK)とをジッタ検出器(13)で位相比較して該低次群入力信号クロック(WCLK)に対するジッタ量を検出し、

該ジッタ員に応じて多重変換用の高次群発振器 (2)の出力発振周波数を制御することを特徴とするスタッフ多重変換装置のジッタ抑圧方式。 3発明の詳細な説明

(概要)

本発明は、スタッフ多重変換装置において、 スタッフ率をジック量の少ない点に設定してお いても、低次群入力周波数が変動した場合スタッ ジッタ量を検出し、これに応じて高次群周波数を変化させてスタッフ率を変化させることにより、 ジッタ量を抑圧し、安定した送信を行ない得る ようにしたものである。

〔産桑上の利用分野〕

本発明は、時分割多重される複数チャンネルの低次群入力信号周波数と時分割多進変換を行いなって送信する変換装置の高次群周波数とが非周波数とが印刷るので送信する変換を選びの多単変換しての変換を選びられるのような変更をが発生した要を仮かいます。そこで、おきをした送信を行ない物の数とされる。

(従来の技術)

第3 図は従来装置の一例のプロック図を示す。 時分別多値される低次群人力信号は複数チャンネ

- 1 -

ルあるが、ここでは図面を簡略化するために例えば第1チャンネルCH, についてのみ示す。

そこで、これを防止するために、2度同じデータを認出してしまうタイミングを検出してそこの部分の読出しクロックRCLKを抜く。これをスタッフという。一般には、書込みクロックWCLKと誘出しクロックRCLKとを位相比較器4で

- 3 -

ックWCLKに対して連続した流出しクロックR CLKとし、各データを連続して並べ直して低次 詳出力信号として出力する。

(発明が解決しようとする問題点)

一般に、スタッフ串をジッタ肚の少ない点(第 4 図中 ®)に設定しておくが、このように設定し 位相比較し、両者の位相が合ったことを検出して 多重変換回路3を制卸してこのタイミングだけ 袋 出しクロックRCLKを1個抜く。

出込みクロックWCLKと読出しクロックRCLKとの位相が合わない部分では上記スタッフを行なうことなく連続した読出しクロックRCLKで、一方、これらの位相が合った部分では上記スタッフを施された読出しクロックRCLKで失々メモリ1から各チャンネルの低次群入力信号の各データを読出し、多重変換回路3で各チャンネルの低次群入力信号(CHI.CHI....)を時分割多種して受信側に送出する。

送信側から送られてきた時分割多重データを受信側の分離回路5で各々のチャンネルのデータに分離し、メモリ6に割込みクロックWCLKでお込む。メモリ6からの袋出しの際、お込みクロックWCLKと袋出しクロックRCLKとを位相比較器7で位相比較し、位相比較深差信号で終出し用のクロック発振器8の出力発振周波数を制即する。これにより、スタッフを施された製込みクロ

- 4 -

ておいても低次群入力信号のクロック(書込みクロックWCLK)が変動するとスタッフ率が変化し(第4図中®)、ジッタ量が増大して安定した送信を行ない得ない問題点があった。

従って、本発明の自的は、低次群入力信号のクロックの変動によるジック量の増大を抑制することにある。

(問題点を解決するための手段)

第1回は本発明になるスタッフ多値変換装置のジッタ抑圧方式の原型プロック図を示す。同図中、1はメモリ、2は多重変換用高次群発振器、3は多重変換装置、10はPLL、13はジッタ検出器で、以上は送信側の多重変換装置である。一方、5は分離回路、6はメモリで、以上は受信側の分離装置である。

本発明方式は、スタッフを施された読出しクロックRCLKから受信側における読出しクロックRCLKと同期の連続したクロックをPLL10で作り、PLL10の出力と低次群入力信号クロ



(作用)

(実 施 例)

第2図は本発明方式の一実施例のプロック図を示し、同図中、第3図と同一構成部分には同一番

- 7 -

(発明の効果)

本発明によれば、低次群入力信号クロックが変動してもジッタ量の増大を抑圧し得、安定した送信を行ない得、もって受信側における多重分類後の低次群出力信号を安定に得ることができる。

4. 図面の簡単な説明:

第1図は本発明の原理プロック図、 第2図は本発明の一実施例のプロック図、 第3図は従来のプロック図、 号を付してその説明を省略する。同図において、PLL10は位相比較器11及び電圧制御発展とのではいるにはいるにはいるにはなってなり、スタッフを低された誘出しクロックRCLKから選続しクロックRCLKと同じもの)をVCO12の出力で作る。13はジッタ検出器で、PLL10の出力をとびみクロックWCLKとを位相比較し、比較課券信号にて高次群発振器2の出力発振周波数を制御する。

同図において、メモリ1の統出しクロックRCLKをPLL10の位相比較器11に供給し、VCO12の出力と位相比較を行なってその比較観差信号にてVCO12の出力発振周波数を制御する。これにより、スタッフを施された統出しクロックRCLKと同じ連続したクロックを含む。この連続したクロックはスタッフジッタを含む。

V C O 1 2 の出力クロックとメモリ 1 の 書込み クロック W C L K とをジッタ 検出器 1 3 に T 位相

- 8 -

第4図はスタッフ率対ジッタ量特性図である。 図において、

1,6はメモリ、

2は高次群発振器、

3 は多頭変換回路、

4.7.11は位相比較器、

5 は分離回路、

8は発振器、

10はフェーズ・ロックド・ループ(PLL)、

12は電圧制御発振器(VCO)、

13はジッタ検出器である。

代理人 弁理士 井 桁 貞



Best Available Copy



